电源管理 SOI 硅片

Okmetic 的电源管理 SOI 硅片是绝缘体上键合硅片,结合了低至 <0.001欧姆-厘米的电阻率和严格的电阻率控制,以及低且受控的氧含量水平和零体微缺陷(BMD)。它们为功率器件栅极驱动器、电池和电源管理集成电路、智能电源模块以及其他使用先进 BCD 或 BiCMOS 工艺的智能功率器件提供了完美的硅基衬底。   

自2015年以来,Okmetic 一直在为客户提供大批量应用于电源管理器件的 SOI 硅片。电源管理 SOI 硅片是最先进的电源类硅基衬底,可降低功率损耗。这些硅片是通过将两个硅晶圆键合在一起并在其间留下绝缘埋氧层的方式来制造的。键合技术可实现更厚的器件层,以满足小型化芯片的高功率密度要求。埋氧层厚度是完全可定制化的,这保证并改善了电源管理器件的隔离效果。 

电源管理 SOI 硅片可实现更高的电流密度并改进隔离效果

我们标志性的先进磁拉(A-MCz®)长晶法是能够为电源管理 SOI 硅片赋能的重要原因之一。这种工艺使 SOI 硅片的电阻率低至<0.001欧姆-厘米,同时具备严格的电阻率控制,以及低且受控的氧含量水平和零体微缺陷(BMD)。所有这些因素都有利于电源管理器件的制备。  

除了电源管理 SOI 硅片,Okmetic 还为硅上氮化镓(GaN-on-Si)应用提供 SOI 硅片。详细了解使用 SOI 硅片作为功率 GaN 硅基衬底

完全可定制化的 SOI 硅片解决方案,满足电源管理器件的要求

电源管理 SOI 硅片适用于多种器件的制备,譬如功率器件栅极驱动器(IGBT, 功率 MOSFET, 碳化硅 MOSFET, 氮化镓 HEMT)、电池和电源管理集成电路、智能电源模块以及其他使用先进 BCD 或 BiCMOS 工艺的智能电源应用。

电源管理 SOI 硅片适用于功率器件栅极驱动器(IGBT, 功率 MOSFET, 碳化硅 MOSFET, 氮化镓 HEMT)、电池和电源管理集成电路、智能电源模块以及其他使用先进 BCD 或 BiCMOS 工艺的智能电源应用。

Okmetic 电源管理 SOI 硅片的属性是完全可定制的。电源管理SOI硅片的器件层厚度可在1.0微米至 >200微米之间自由选择,厚度公差低至 ±0.1微米(200毫米硅片)或 ±0.2微米(150毫米硅片)。较厚的器件层的好处使可以实现更高的工作电流密度。埋氧层厚度也可以在0. 5微米至4微米之间自由选择。Okmetic可以提供无台阶型电源管理 SOI 硅片,从而最大可能地实现硅片的可用面积。

与其他 Okmetic 的绝缘体上硅片一样,电源管理 SOI 硅片可进行定制,以满足您具体的设备和工艺需求。我们的销售人员和技术支持都将很乐意帮助您定制并选择硅片参数,已找到适合您需求的最佳解决方案。

电源管理 SOI 硅片与体硅片比较 

相比体硅片,SOI 硅片是更具成本效益的解决方案。这是因为 SOI 硅片的分层结构除了提供更多的设计自由度之外,还可以减小裸片尺寸并增加每个硅片可实现的芯片数量。针对电源管理器件需求进行优化的 SOI 硅片还可以实现更高的电压、改善隔离效果以及高共模瞬态抗扰度(CMTI)的设计。 

与体硅片相比,电源管理 SOI 硅片的主要优势之一是埋氧层和沟槽隔离能够在同一片芯片上实现低压、中压和高压模块的集成,并同时缩减芯片的尺寸。电源管理 SOI 硅片还可以减少器件层引起的漏电,也不会产生由衬底引起的漏电现象。此外,电源管理 SOI 硅片还能够防止闩锁效应并改进 ESD 保护及 EMI 抑制功能,这也是长于体硅片的优势之一。  

沟槽通常由设备制造商加工,不过 Okmetic 可以根据客户需求提供定制化的深反应离子蚀刻(DRIE)工艺。***上图显示的电压数值仅用于图示目的

电源管理SOI硅片具有多重优势: 

  • 在同一片芯片上能够轻松且更紧凑地集成不同电压下运行的器件(低压和高压) 
  • 减小器件尺寸并提高了其可靠性 
  • 减少漏电情况发生,最大限度地减少功率损耗 
  • 隔离晶体管之间无寄生闩锁现象 
  • 耐高温的属性有助于设计在恶劣环境下运行的高性能集成电路
  • 实现高共模瞬态抗扰度(CMTI)的设计  

电源管理SOI硅片的常用规格  

长晶方式 Cz, MCz, A-MCz® 
直径150 mm, 200 mm
晶向 <100>, <111> 
N 型掺杂剂 锑、磷
P 型掺杂剂 硼 
电阻率 低至 < 0.001欧姆-厘米*
*电阻率范围因掺杂剂和晶向而异
器件层厚度 1微米到 >200微米 
公差低至 ±0.1微米(200 毫米)、±0.2 微米(150毫米) 
埋氧层厚度 0.3微米至4微米,通常在0.5微米至2微米之间 
类型:热氧化物 
衬底层厚度 200毫米:300微米至950微米,通常为725微米
150毫米:300微米至950微米,通常为675微米  
公差 ±5微米(要求严格的设备为 ±3微米)
背面 抛光或蚀刻 
台阶区域标准或无台阶(适用于200毫米硅片)
完全兼容 CMOS 晶圆表面质量和清洁度要求

联系我们

咨询报价或产品详情